STUDY (4) 썸네일형 리스트형 HBF 등장: Flash Getting Stacked High-Bandwidth Version 원문: Flash Getting Stacked High-Bandwidth Version Flash Getting Stacked High-Bandwidth VersionInspired by HBM, HBF could improve AI efficiency in 3D flash memory.semiengineering.comAI 모델의 거대한 ‘뇌‘, 모델 가중치를 GPU 옆에 두는 새로운 기술: High-Bandwidth Flash(HBF)AI 모델의 거대한 ‘뇌’인 모델 가중치(weights)를 GPU 바로 옆에 저장하는 새로운 기술, High-Bandwidth Flash(HBF)가 등장했다. 기존에는 이 가중치들을 멀리 떨어진 저장 장치에서 불러와야 해서 시간이 오래 걸렸는데, HBF는 마치 GPU의 .. 'Shift-Left': HBM, AI 칩 수율 향상을 위한 테스트 시점 앞당기기 원문: "HBM Shifts Testing Left To Preserve AI Chip Yield", https://semiengineering.com/hbm-shifts-testing-left-to-preserve-ai-chip-yield/ HBM Shifts Testing Left To Preserve AI Chip YieldTesting sooner and more often can improve quality and reduce scrap, but it's also more costly.semiengineering.com HBM 테스트의 'Shift-Left' 전략: AI 칩 수율 보존을 위한 필수 과제 Q. AI 칩 수율을 높이기 위해 HBM 테스트를 제조 공정 초기로 이동해야 하는 이유는 무엇.. iHBM이란? (ICE, Integrated Cooling Elements) 기술 정리 -. iHBM 한 줄 정의iHBM = HBM 패키지 내부에 ICE(Integrated Cooling Elements)를 넣어, 발열 집중 구간의 열을 더 직접적으로 배출하는 차세대 HBM 열관리 기술SK하이닉스는 2026년 5월 26일 iHBM을 공개했고, HBM 패키지 내부에 ICE라는 냉각 요소를 넣어 기존 대비 열저항을 30% 이상 낮춘다고 설명했습니다.-. 기존 HBM의 문제HBM은 여러 개의 DRAM die를 수직으로 적층하고 TSV로 연결해 대역폭을 높이는 메모리입니다. AI/HPC용 GPU 옆에 배치되어 대량 데이터를 빠르게 주고받습니다.문제는 성능이 올라갈수록 다음 이슈가 커진다는 점입니다. 적층 단수 증가 DRAM die가 높게 쌓일수록 열 방출 경로가 길어.. [JEDEC] JEP158A: 3D 반도체 신뢰성 평가 가이드라인 JEP158A (March 2026, Rev. A)는 TSV(Through-Silicon Via)를 사용한 3D 칩 스택의 신뢰성 상호작용을 식별·평가·이해하기 위한 JEDEC 가이드라인입니다.대역폭 증가, 전력 절감, 폼팩터 축소를 위해 도입된 3D 스태킹 기술의 고유한 신뢰성 요구사항을 다룹니다.1️⃣ TSV 기본 구조 이해TSV란?실리콘 칩을 수직으로 관통하는 도전성 비아로, 칩의 앞면(Front)과 뒷면(Back)을 전기적으로 연결합니다.3D 스택 구조 계층2️⃣ TSV 형성 공정 3가지Via-FirstTSV를 FEOL 전 또는 FEOL 중에 먼저 형성이후 FEOL → BEOL → 웨이퍼 박막화 순서고밀도 인터커넥트 가능Via-MiddleFEOL 완료 후, BEOL 전/중에 TSV 형성가장 일반적.. 이전 1 다음
