[JEDEC] JEP158A: 3D 반도체 신뢰성 평가 가이드라인

• JEP158A (March 2026, Rev. A)는 TSV(Through-Silicon Via)를 사용한 3D 칩 스택의 신뢰성 상호작용을 식별·평가·이해하기 위한 JEDEC 가이드라인입니다.
• 대역폭 증가, 전력 절감, 폼팩터 축소를 위해 도입된 3D 스태킹 기술의 고유한 신뢰성 요구사항을 다룹니다.

1️⃣ TSV 기본 구조 이해

TSV란?

실리콘 칩을 수직으로 관통하는 도전성 비아로, 칩의 앞면(Front)과 뒷면(Back)을 전기적으로 연결합니다.

3D 스택 구조 계층

---

2️⃣ TSV 형성 공정 3가지

Via-First

• TSV를 FEOL 전 또는 FEOL 중에 먼저 형성
• 이후 FEOL → BEOL → 웨이퍼 박막화 순서
• 고밀도 인터커넥트 가능

Via-Middle

• FEOL 완료 후, BEOL 전/중에 TSV 형성
• 가장 일반적인 HBM 적용 방식
• 기존 FEOL 구조에 손상 위험 존재

Via-Last

• FEOL + BEOL 완전 완료 후 TSV 형성
• 전면(Front-side) 또는 후면(Back-side)에서 형성 가능
• 본드패드 레벨에서 회로 연결

TSV 형성 세부 공정

공정 단계	세부 내용
Via 식각	DRIE(Deep Reactive Ion Etching), 교번 식각/패시베이션
절연층	SiO₂ (SACVD + PECVD 2단계)
확산방지층	TiN (Titanium Nitride)
시드층	Cu 스퍼터링
Via 충진	Cu 전기도금 또는 W CVD
후처리	Cu anneal + CMP (Cu 돌출 억제)

---

3️⃣ TSV 제조 공정 단계 (MEOL ~ 조립)

MEOL (Middle End Of Line) / TSV 웨이퍼 마무리

마이크로 필러 범프 형성:

• 재료: Cu, Ni 필러 + 솔더
• 공정: 패시베이션 식각 → 시드층 PVD → PR 패터닝 → UBM/필러 도금 → 솔더 도금 → PR 제거 → 리플로우 → 시드층 식각

후면 처리 (TSV Reveal):

• 웨이퍼 박막화(Thinning): 대부분 <100µm, 최박 25~50µm
• TSV Etch-back 및 패시베이션
• RDL(Redistribution Layer) 형성: 현재는 주로 단층 적용

3D 본딩 및 조립

접합 방식:

• C2C (Chip to Chip)
• C2W (Chip to Wafer) ← HBM 방식
• W2W (Wafer to Wafer) — Cu/유전체 하이브리드 본딩

핵심 재료:

1. 기판(Substrate)
2. 인터커넥트
3. 칩-기판 언더필
4. 칩-칩 언더필
5. 열 계면 재료(TIM) / 히트스프레더

⚠️ 주의: 3D 조립에서는 리워크가 사실상 불가능 → 인라인 계측 불량 시 대부분 스크랩 처리

 

---

4️⃣ 신뢰성 우려사항 (핵심)

4-1. TSV와 Si 디바이스 상호작용

• TSV 주변 Si에 인장/압축 응력 발생 (Cu와 Si의 CTE 차이)
• 인근 FET의 전기적 특성 변화 (거리에 따라 영향)
• 글로벌 효과: 열처리, 플라즈마 유도 손상(PID) → 원거리 소자에도 영향

4-2. TSV와 BEOL 상호작용

• TSV 라이너 결함 → 유전체 오염 → 누설 경로 형성
• TSV-BEOL 접속부: 계면 박리 또는 전류 집중에 의한 전자이동(EM) 위험
• 저-k 유전체의 기계적 취약성 → CPI 실패 가능성

4-3. 웨이퍼 박막화 관련

• 25~50µm 박막화 → 추가 워피지(휨) 스트레스
• 후면 처리 → 기판 누설, 모바일 이온 확산 위험
• 표준 단일 다이 시험 구조로는 TSV 결함 검출 불가 → 전용 시험 구조 필수

4-4. CPI (Chip Package Interaction)

• CTE 불일치로 인한 열기계적 응력
• 칩 크기가 클수록 CTE 스트레스 증가
• 다이싱 균열, 기포, 입자 결함 → 응력 집중점
• 3D 스택에서 본딩 공정 반복 → 열/기계적 결함 누적
• 박막 스트라타(<100µm) → 더 취약하고 크랙 발생 쉬움

4-5. 스태킹 유발 고장 모드

고장 유형	원인	결과
워피지	온도 사이클 시 박막 다이 휨	오픈 접합
솔더 브리징	워피지로 솔더 볼 압축	인접 볼 쇼트
금속-금속 본딩 불완전	패드 높이 불균일	고저항/오픈
TSV 절연 파괴	라이너 불연속	TSV ↔ 벌크 Si 누설/쇼트
TSV 보이드 성장	도전재료 내 보이드	시간 경과 후 오픈

4-6. 열 핫스팟

• TSV 및 스태킹/박막화 관련 열 집중 → 고전류 박막 다이에서 특히 위험
• 히터/온도 센서 구조를 공정 특성화 시 활용 필수

---

5️⃣ 신뢰성 시험 매트릭스

5-1. TSV 웨이퍼 레벨 신뢰성 (Table 6.1)

메커니즘	예상 고장	시험 방법
TSV Cu 펌핑	BEOL 고장	SM, TC
TSV 유발 박리	박리	SM, TC
라이너 파괴	누설/쇼트	VRS, TDDB
TSV 내 보이드	부식, EM	SM, TC, EM, VRS
TSV 전자이동	오픈, 고저항	EM
플라즈마 손상	소자 특성 변화	2D FEOL 신뢰성 시험
Cu 확산	FEOL 신뢰성 영향	HTS(고온 저장) — 패키지 레벨

SM: Stress Migration / TC: Temperature Cycling / EM: Electromigration / VRS: Voltage Ramp Stress / TDDB: Time Dependent Dielectric Breakdown

---

5-2. HBM 관련 패키지 신뢰성 — C2W (Chip-to-Wafer) TSV Stack (Table 6.4)

HBM이 해당되는 C2W 패키지 신뢰성 시험 구조:

메커니즘	예상 고장	테스트 비클	제품 시험	JEDEC 규격
CPI 유발 베이스 다이 균열	균열→오픈	코너/엣지 손상 매크로	온도 사이클	JESD22-A104
CPI 유발 베이스 다이 균열	균열→누설	f/s, b/s comb/serp	HAST/THB	JESD22-A110/A101
CPI 유발 스택 다이 균열	균열→오픈	코너/엣지 손상 매크로	온도 사이클	JESD22-A104
베이스 다이→인터포저 범프 크랙	조인트/UBM 오픈	f/s bump stitch	온도 사이클	JESD22-A104
베이스 다이→인터포저 범프 EM	EM 유발 오픈	4점 저항 매크로	EM	JEP154
베이스 다이-인터포저 솔더 브리징	조인트 누설	n/a	HAST/THB	JESD22-A110/A101
스택 다이→베이스 다이 범프 크랙	조인트/UBM 오픈	TSV/bump joint chain	온도 사이클	JESD22-A104
스택 다이 C2W 솔더 브리징	다이-다이 조인트 누설	n/a	HAST/THB	JESD22-A110/A101
워피지 유발 범프 탈착	인터포저 조인트 오픈	base die ubump stitch	온도 사이클	JESD22-A104

Note: 모든 패키지 레벨 시험은 JESD22-A113 사전처리(Preconditioning) 필수

---

6️⃣ 시험 샘플 및 절차

사전처리 요구사항

• 패키지 포맷 시험 시: JESD22-A113 사전처리 수행
• MSL 결정: J-STD-020 기준 (TSV 디바이스는 계면이 많아 MSL 결정이 더 복잡)
• 리플로우는 실제 적용 솔더 방식을 반영, 최대 치수 패키지 포함

로트 구성

• 웨이퍼, 범핑, 기판, 조립 각각 여러 로트 포함
• JESD47 또는 JEP001에 따른 로트 수 지침 준수

테스트 하드웨어 선정 기준

1. 의도된 사용 환경과의 관련성
2. 분석 용이성
3. 계획된 스트레스 조건에서의 주요 고장 메커니즘

---

7️⃣ 스트레스 시험 절차

측정 방법

• 이산 구간 측정 또는 인-시투(In-situ) 연속 모니터링
• 저저항 변화 분해능 필요 → 4점 프로브(Four-point probe) 권장

전기적 고장 판정 기준

• 저항 변화율 +20% 초과 시 고장으로 판정 (일반적)
• 또는 실제 제품 저항 민감도 기반 절대값 설정

기계적 고장 판정 기준

• 음향현미경(AM) 으로 내부 균열/박리 검출
• 전기적 불량이 없더라도 AM 결과 철저히 평가 필요

---

8️⃣ 고장 분석 (FA)

비파괴 분석 도구

도구	검출 대상
음향현미경 (AM)	내부 균열, 박리
2D/3D X-ray	내부 구조, 보이드
TDR	전기적 불연속 위치
측면 광학 현미경	외부 형태

⚠️ 3D TSV는 다중 Si 계면으로 인해 AM/X-ray 해석이 매우 어려움

파괴 분석 도구

도구	용도
단면 분석 (Cross-section)	고장 위치 확인
염료 침투 (Dye penetrant)	균열/박리 가시화
SEM	미세 형태 관찰
FIB	정밀 단면 가공
EDX	원소 성분 분석

TSV 전용 계측 기술 필요 항목

• TSV 깊이 및 충진 측정
• 마이크로 필러 범프 계측
• 박막 웨이퍼 엣지 검사
• 웨이퍼 마무리 공정 결함 계측

---

9️⃣ 2.5D 인터포저 신뢰성

2.5D 구조

• 실리콘 인터포저 위에 여러 IC를 탑재, TSV로 유기 기판과 연결
• 인터포저에 패시브 소자(커패시터, 저항, 다이오드) 및 일부 FET 포함 가능

2.5D 신뢰성 고려사항

• 3D IC와 거의 동일한 신뢰성 고려사항 적용
• FET 없는 2.5D: BTI, Hot Carrier 등 FET 관련 항목 불필요
• FEOL 구조 없는 2.5D: TSV 근접 효과 관련 항목 불필요